## **Unbekannte 8085-Instruktionen**

Von den 256 möglichen Instruktionscodes im Mikroprozessor 8080 sind zwölf unbesetzt und funktionieren als NOPs (NOP = no operation). Beim Typ 8085 werden zwei davon für die Behandlung der Interruptmaske verwendet (RIM und SIM). Die verbleibenden zehn Codes sind "neue Instruktionen", die der Hersteller bislang nicht bekanntgegeben hat. Außerdem sind zwei neue Zustandsbits vorhanden: Überlauf mit und ohne Vorzeichen. Tests liefen auf den Versionen 8085 sowie 8085A und zeigten keine Abweichungen gegenüber der vorliegenden Beschreibung. Sieben der zehn neuen Befehle führen 16bit-Operationen aus, die restlichen drei werten die neuen Zustandsbits aus. Die mnemotechnischen Codes der neuen Instruktionen sind im Einklang mit den bestehenden Codes gewählt (siehe Tabelle).

## Einige Merkmale der neuen Instruktionen

DSUB ist eine 16-bit-Subtraktion komplementär zu DAD B; das BC-Doppelregister wird vom HL-Doppelregister subtrahiert.

RDEL ähnelt RAL erweitert auf 16 bit, hier in Form des DE-Doppelregisters, welches um ein Bit nach links rotiert wird.

Ohne Vorgänger im 8080 ist *ARHL*: HL-Doppelregister arithmetisch nach rechts schieben, d. h. rechts schieben unter Beibehaltung des höchstwertigen Bits.

Bekannt sind STAX D und LDAX D, die den 8-bit-Wert im A-Register indirekt durch die Adresse im DE-Doppelregister speichern oder laden; die neuen Befehle SHLX und LHLX speichern und laden den 16-bit-Wert im HL-Doppelregister indirekt durch DE.

LDHI  $\rightarrow$  LDHI macht Index-Adressierung über 256-Byte ("Page"-)Grenzen hinweg möglich, während LDSI  $\rightarrow$  LDSI sich für Stack-Manipulationen in Systemroutinen eignet.

Die verbleibenden drei neuen Instruktionen sind RSTV, JX5 und JNX5. RSTV wirkt wie ein Restart-Befehl zur Adresse 40<sub>16</sub>, wenn V gesetzt ist, sonst wie ein NOP. JX5 und JNX5 reagieren auf das X5-Bit genau wie JC und JNC auf das Carry-Bit, sie sind also bedingte Sprungbefehle. Ähnlich ist RSTV als ein bedingter Restart-Befehl zu bezeichnen. Von den zwei neuen Zustandsbits V und X5 ist V das normale Zweierkomplement-Überlaufbit wie auch bei anderen Prozessoren. X5 entspricht keinem Standard-Zustandsbit bei sonstigen Prozessoren und ist deshalb nach seiner Position im Zustandsregister benannt, nicht nach seiner Funktion. Bei INX und DCX kann X5 als Überlaufindikator für Zahlen ohne Vorzeichen Verwendung finden, und zwar beim Übergang von FFFF 16 auf 0000 (INX) bzw. von 0000 auf FFFF<sub>16</sub> (DCX).

Der Einsatz der neuen Instruktionen bei Maschinensprache-Programmen erfolgt genau wie bei den alten Befehlen. In Assembler-Programmen hingegen setzt man am besten Makros ein, die den Instruktionscode

¥		j							
		; MUL16	- MULTII	PLIZIERE	ZWEI 16-BIT POSITIVE ZAHLEN				
		;	AUFRUF:						
		j		BC =	MULTIPLIKAND				
		;		DE = MULTIPLIKATOR					
		j		CALL	MUL16				
		j		L = RESULTAT 32-BIT					
9999	210000	MUL16:	LXI	H, 0					
0003	3E11		MYI	R. 17	;BIT ZAEHLER				
0005	3D	MUL16A:	DCR	A	;FERTIG ?				
9996	C8		RZ		; JA				
0007	29		DAD	Н	RESULTAT EIN BIT LINKS				
9998	10		RDEL		;NEUE 8085 INSTRUKTION				
0009	D20500		JNC	MUL16A	; MULTIPLIKATOR BIT AN ?, NEIN				
000C	<b>9</b> 9		DAD	В	; JR, MULTIPLIKAND ADDIEREN				
000D	D20500		JNC	MUL16A	; KEIN UEBERLAUF				
<b>001</b> 0	13		INX	D	; UEBERLAUF VON HL NACH DE				
0011	C30500		JMP	MUL16A	; NAECHSTES BIT				

16 x 16-bit-Multiplikation mit dem neuen Befehl RDEL

und eventuelle Argumente als "Datenbytes" absetzen. Dann können die neuen Befehle wie die alten geschrieben werden.

Die neuen Instruktionen sind besonders für arithmetische Routinen vorteilhaft. 16-durch-16-bit-Division wird doppelt so schnell unter Ausnützung von RDEL und DSUB (368 µs im Mittel); ebenso Multiplikation (278 µs im Mittel, Bild). Der 8085-Prozessor ist somit bei dieser Anwendung konkurrenzfähig mit 16-bit-Minirechnern ohne festverdrahtete Arithmetik. In der Tabelle sind die Befehle zusammengestellt.

W. Dehnhardt, V. M. Sorensen

## Neue 8085-Instruktionen und Zustandsbits

		The second secon			
	Opcode sed.	Mnemo- nischer Code	Taktzyklen	Veränderte Zustandsbits	Beschreibung
	80	DSUB	10	CY, S, X5	Doppelsubtraktion
				AC, Z, V, P	HL = HL - BC
	10	ARHL	7	CY	Schiebe HL arithmetisch
-			*		ein Bit rechts ins Carry.
					(oberes Bit in H wird dupliziert)
	18	RDEL	10	CY,V	Rotiere DE links durch Carry
-	28	LDHI D8	10	keine	Lade DE mit HL plus 8-bit-
900000000000000000000000000000000000000					Byte
-					DE = HL + Datenbyte
-	38	LDSI D8	10	keine	Lade DE mit SP plus 8-bit-
-					Byte
000000000000000000000000000000000000000	CB	DOWN	0/40	7	DE = SP + Datenbyte
	CB	RSTV	6/12	keine	Restart bei Überlauf
700000000	D9	SHLX	10	keine	RST zu 40 <sub>16</sub> , wenn V=1
					SpeichereHLindirektüberDE
	DD	JNX5 ADR	//10	keine	Springe, wenn X5-bit nicht gesetzt
The second	ED	LHLX	10	keine	Lade HL indirekt über DE
	FD	JX5 ADR	7/10	keine	Springe, wenn x5-bit gesetzt
					· · · · · · · · · · · · · · · · · · ·

Zustandsregister mit den neuen Bits X5 und V (Überlauf):

7					0		
S	Z	X5	AC	0	P	V	С